Pinout

Asignación completa de pines de la FPGAedu Board v1.

Header J1 (lado izquierdo)

Pin físicoSeñal FPGAFunción sugerida
1GNDTierra
23V3Alimentación 3.3 V
3IO_2GPIO / SPI MOSI
4IO_3GPIO / SPI MISO
5IO_4GPIO / SPI SCK
6IO_5GPIO / SPI CS
7IO_6GPIO / I2C SDA
8IO_7GPIO / I2C SCL

Header J2 (lado derecho)

Pin físicoSeñal FPGAFunción sugerida
1GNDTierra
25VAlimentación 5 V
3IO_10GPIO / UART TX
4IO_11GPIO / UART RX
5IO_12GPIO / PWM
6IO_13GPIO / ADC trigger

LEDs y botones on-board

EtiquetaSeñal FPGATipo
D1..D8LED_1..8Salida
BTN1..4BTN_1..4Entrada
CLKclk12 MHz

Recuerda usar set_io en tu archivo .pcf para mapear estos pines a tus señales en Verilog.

Comentarios

...